

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

(71) Applicant:

62257698 A

(43) Date of publication of application: 10 . 11 . 87

(51) Int. CI

G11C 11/40

(21) Application number: 61099903

(72) Inventor:

OKI ELECTRIC IND CO LTD

(22) Date of filing: 30 . 04 . 86

TANAKA KOTARO KAWAKAMI YASUSHI

AKIYAMA MASAHIRO

(54) SEMICONDUCTOR STATIC MEMORY CELL

(57) Abstract:

PURPOSE: To prevent suitably the destruction of read due to stored electric charge by connecting respectively a capacitance between a constant potential and each drain of the 1st and 2nd FETs to utilize the discharge state of the capacitance thereby improving the read speed.

CONSTITUTION: When a signal of H level is stored in a node N11 and a signal of L level is stored in a node N12, a capacitor 17 is discharged and a capacitor 18 is charged. In bringing the word line W to the H level, since the impedance of the capacitor 17 in the discharge state is low, the signal of the node N12 is read quickly. Since bit lines B, the inverse of B have a large wiring capacitance in general, when the FETs 13, 14 are conducted, the content of the nodes N11, N12 is changed by the momentary level of the bit lines B, the inverse of B, hat is, read destruction takes place, but the electric charge in the capacitors 17, 18 hardly cause read destruction.

COPYRIGHT: (C)1987,JPO&Japio

60日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A)

昭62-257698

Mint Ci.

識別記号

庁内象理番号

母公開 昭和62年(1987)11月10日

G 11 C 11/40

301

7230-5B

審査請求 未請求 発明の数 1 (全4頁)

∞発明の名称 半導体スクティツクメモリセル

> 创特 頭 昭61-99903

願 昭61(1986)4月30日 多出

幸 太 郎 砂発 明 者 田中 砂発 明 者 Ш 上

康 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

60発明者 秋 山 正体 の出 願 人 冲電気工業株式会社

東京都港区虎ノ門1丁目7番12号

②代 理 人 弁理士 柿本

1.発明の名称

半導体スタティックメモリセル

2.特許請求の範囲

第1と高2の電界効果トランジスタのゲートと ギレインがたする嵌続されたフリップクロップ回 路を有する半部体スタティックメモリセルにおい

前記第1および第2の電界効果トランジスタの 各ドレインと一定電位との四に、それぞれ容量を 接続したことを特徴とする半導体スタティックノ モリセル。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体スタティックメモリセルに関 するものである.

(従来の技術)

從梁、このような分野の技術としては、アイ イ トランスアクションズ オン エレ クトロン デバイセス(IEEE TRANSACTIONS ON ELECTRON DEVICES) . ED-32 (9) (1985-9)P.1787 -1801に記載されるものがあった。以下、その説 成を図を用いて設明する。

第2回は従来の半事体スタティックメモリセル の一路成例を示す函路図である。

このメモリセルは、データの入出力を行う一対 のピット線B、Tとアドレス信号伝送用のワード **蜂甲を有し、これらピット級B , 耳及びワード級** Wには電界効果トランジスタ(以下、FET とい う) 1.2.3.4 . 及び抵抗5.8 が彼続されている。 ここで、FETIと2 のゲートとドレインはたすき被 絞され、フリップフロップ回路を構成している。 また、FETIは、モのドレインがノード(接税点) M及び抵抗与を介して電数循圧VDB に、そのソー スが核地位位455 に、それぞれ技験されている。 FE72は、モのドレインがノードH2及び抵抗日を介

特別的62-257698 (2)

レて電源運圧VDO に、そのソースが設地電位VSS に、それぞれ接続されている。

次に、勁作を説明する。

(1) 記憶動作

フード級WがLレベルの時、FET3.Aは高ば抗となり、FET1.2及び抵抗5.6 で構成される国路がビット級B、更から切り無される。この時、ノードN1が日レベル、ノードN2がLレベルとすると、ノードN1のHレベルによりFET2が再通状態となってノードN2のレベルを下げるように動作し、またノードN1のHレベルにしようとする。そのため、ノードN1のHレベルとノードN2のLレベルは互いに現状態を保持するように作用し、記述回路として動作する。また逆に、ノードN1がLレベル、ノードN2がHレベルの場合も、同様に現状感を保持するように動作する。

(11) 読み出し動作

クード級甲にHレベルの公号を印加すると、

FET3.4が移向状態になり、ノードNIの信号が一方のビット線量に、ノードNZの信号が処方の信号線 可にそれぞれ扱われ、このメモリに保持された配位内容を読み出すことができる。

乳糖及石色器 (111)

ワード鼠WにHレベルの信号を印加した状態で、一方のビット級BにLレベルの信号、他方のビット級BにHレベルの信号をそれぞれ外部から印加することにより、ノード川にLレベル、ノードN2にHレベルの信号を恐さ込むことができる。 (発明が解決しようとする関題点)

しかしながら、上記構成のメモリセルでは、次 のような問題点があった。

ノモリセルの動作速度を速くするためには、 FRT1,2に大きなゲート組のFET を使う必要がある。そうすると、FET3,4の導通時のインピーダンスに比べてFET1,2の再通時のインピーダンスが小さくなりすぎておき込み不可能になるという問題点があった。

逆に、 割き込みがしやすいようにFET1.2のゲート幅を小さくすると、 読み出し時にピット線 B. B上の筆音によって記憶内容が変わる、 いわゆる 読み出し破壊が起こりやすくなるという問題点があった。

本是明は前記従来技術が行っていた問題点として、動作这段および保持特性上において創限を受ける点について解決した半酉はスタティックメモリセルを提供するものである。

(周覧点を無決するための手段)

本発明は前記問題点を解決するために、第1と 第2のFET のゲートとドレインがたすき披続され たフリップフロップ回路を有する半導体スタ ティックメモリセルにおいて、煎配第1および第 2のFET の名ドレインと一定電位との間に、それ ぞれ容量を接続したものである。

(作用)

太発明によれば、以上のように単導体スタ ティックメモリセルを構成したので、第1と 京2のF27のドレインと一定電位との別にそれぞれ接続された容量は、その放電状態により読み出し速度を向上させると共に、その番類電荷により読み出し破壊を動止するように働く、従って消配問題点を検去できるのである。

(逆旋例)

第1回は太美明の一実施例を示す半導体スタ ティックメモリセルの国路図である。

このメモリセルは、ワード以界及び一対のピット級B、百を有し、それらにFETTI、12,13,14. 抵抗15,18 、及び容量17,18 が接続されている。

FET (第1のFET) 11は、そのドレインがノード11及び無抗15を介して電報電圧VDB に、そのソースが接地電校VSS に、そのゲートがノード 112 に、それぞれ接続されている。FET (第2のFET) 12は、そのドレインがノード 1112 及び傾抗10を介して電報電圧VDB に、そのソースが接地電位VSS に、そのゲートがノード11に、それぞれ接続されている。これらFET11,12でフリップフロッ

特開町 G2-257698 (3)

プ団路が構成されている。

ノード FITI は、容量18を介して核地電位 VSS に 接続されると共に、FETI3 のソースに接続されて いる。ノード KI2 は、容量17を介して核地電位 VSS に接続されると共に、FETI4 のソースに模様 されている。FETI3 は、そのドレインがピット級 Bに、そのゲートがワード級甲におれている。 に、そのゲートがワード線甲に接続されている。

水突端外の特徴は、従来の回路に容量17.18 を 付加した点にある。

次に動作について説明する。

このメモリセルにおけるノード以11.以2 にビット以8、日上の信号が足位される動作は、従来の回数と同じである。例えば、ノードNI1 にHレベル、ノードNI2 にLレベルの信号が記せされていたとする、この的、一方の容量17は放電状態、他方の容量18は充電状態となっている。

次に、ワード級WをHレベルにすると、放電状

庶にある客量17のインピーダンスが低いため、従来の回路がFET12 における河通状態のインピーダンスがはいてピット銀百をLレベルにしようとしていたもの比べて、より違くノード別2 上の信号を込み出せるようになる。また、ピット級B、百は一般で大きな配数を持しているため、クード級甲をHレベルにしてFET13.14を卓通状態にしたとき、その瞬間のピット線B、百のレベルによってノード系11.112 の内容が変化する、いわゆる級より破壊が起こるが、容量17.18 の存在のために、数容量17.18 に定律された電荷によって読み出し破壊が起こりにくくなっている。

このメモリセルの内容を留き換える書き込み動作の場合、改量17,18 は完報と共に高インピーダンスとなるため、従来国際におけるFET1.2のゲート製を大きくしたときのように、当ま込み不可となることもない。また、書き込み時間については、このメモリセルの動作だけを見ると、容量17,18 への充電時間が必要となるため、従来の耐

路に比べて木変塩例のメモリセルの方が長くかかる。しかし、メモリセルへのおき込み時間は、一般にはメモリセルの動や遺疫よりも、周辺回路での所収時間が多くの部分を占めているため、あまり関節とならない。

このように、本実施例では容量17。18 を設けたため、動作過度を遠くできるばかりか、保持特性の向上を計ることができる。

なお、上記実施例では、容益17.18 をFET12, 11のドレインと接地電位VSS との間に接続したが、これらの容量17,18 をFET12,11のドレインと電源電圧VDD との間に接続するか、あるいはそれら提地電位VSS 及び電源電圧VDD の円方に接続するようにしても、上記実施例とほぼ阿禄の作用、効果が得られる。また、第1 図中のFET13,14及び抵抗15,16 等を値の回路電子に変えたり、それらの回路電配を変形することも可能である。

(発明の効果)

以上詳細に説明したように、太妃男によれば、 容及を付加したので、弘容謹の放電状態を利用し て疑み出し速度の向上が計れると共に、 跛容量の 密数電荷により読み出し破壊を的確に妨止でき る。

4. 図画の簡単な説明

第1回は水発切の一実施例を示す半等体スタティックノモリセルの回路回、第2回は従来の半導体スタティックメモリセルの回路回である。

11…新えのFET 、12…第2のFET 、13,14 … FET 、15,18 …振航、17,18 …容量、B、耳…ピット以、W…フード線。

出顧入代理人 祷 木 准 成

特別町62-257698 (4)



